| 1 | Schaltfunktionen und ihre Darstellung |
| 1.1 | Zahlendarstellungen |
| 1.2 | Boolesche Algebra |
| 1.3 | Schaltfunktionen und Boolesche Funktionen |
| 1.4 | Schaltnetze |
| 2 | Spezifische Schaltnetze und ihre Verbesserung |
| 2.1 | Entwurf von Schaltnetzen: Vorüberlegungen |
| 2.2 | Multiplexer und andere Bausteine zur Realisierung Boolescher Funktionen |
| 2.3 | Addiernetze |
| 2.4 | Vereinfachung von Schaltnetzen |
| | 2.4.1 | Das Verfahren von Karnaugh |
| | 2.4.2 | Das Verfahren von Quine und McCluskey |
| 2.5 | Fehlerdiagnose von Schaltnetzen |
| 4 | Schaltungen mit Delays (Schaltwerke) |
| 4.1 | Einführung |
| 4.2 | Addierwerke |
| 4.* | Latches und Flip-Flops |
| 4.* | (Halbleiter-)Speicher |
| 5 | Darstellung von Daten im Rechner. Rechnerarithmetik |
| 5.1 | Darstellung ganzer Zahlen. Subtraktion |
| 5.2 | Darstellung von Gleitkomma-Zahlen |
| 5.3 | Rechnerarithmetik, insbesondere Multiplikation |
| 5.4 | Darstellung alphanumerischer Daten |
| 6 | Programmierbare Logische Arrays (PLAs). Das Konzept der Mikroprogrammierung |
| 6.1 | Aufbau eines PLAs |
| 6.2 | Zur Programmierung von PLAs |
| 6.3 | Faltung von PLAs |
| 6.4 | Anwendungen von PLAs: ROMs und Mikroprogrammierung |
| 8 | Organisationsplan eines von Neumann-Rechners |
| 8.1 | Einführung |
| 8.2 | Die Arbeitsweise einer Zentraleinheit (CPU) |
| 8.3 | Der Speicher |
| 8.4 | Busse |
| 8.5 | Die E/A-Einheit. Das Konzept des Interrupts |
| 8.6 | Klassifikation von von Neumann-Rechnern |
| 8.7 | Alternativen zum von Neumann-Konzept |
| 9 | Architektur und Maschinenbefehle von RISC-Rechnern |
| 9.1 | Die Architektur der PowerPC-Familie |
| 9.2 | Befehlsformate und Befehlssatz des PowerPC 60 |
1
| | 9.2.1 | Arithmetische und logische Befehle |
| | 9.2.2 | Load/Store-Befehle |
| | 9.2.3 | Floating-Point-Befehle |
| | 9.2.4 | Prozessor-Kontroll-Instruktionen |
| 9.3 | Assemblerprogrammierung und Beispielprogramme |
| 9.4 | Speicherkonzepte des PowerPC |
| 9.5 | SPARC-Prozessoren |
|
|
| * | [nach dem Buch von Tanenbaum (Chapter 3)] |